基于DE2-115平台实现VGA显示器的显示实验
目录
- 什么是VGA协议
- VGA显示原理
- VGA时序图
- VGA参数图
- 实验记录
- 准备PLL
- ROM
- 取模
- 代码
- data_drive.v
- key_debounce.v
- vga_drive.v
- vga_top.v
- 实验象
什么是VGA协议
这一部分摘录自野火的征途Pro《FPGA Verilog开发实战指南——基于Altera EP4CE10》2021.7.10(上)
VGA,英文全称“Video Graphics Array”,译为视频图形阵列,是一种使用模拟信号进行视频传输的标准协议,由 IBM 公司于 1987 年推出,因其分辨率高、显示速度快、颜色丰富等优点,广泛应用于彩色显示器领域。
下图是野火书中的VGA插头图片:
VGA显示原理
VGA显示屏显示图片时,是将图片的像素点在行同步信号与场同步信号的作用下,从上往下,从左往右扫描到屏幕上。
VGA显示器首先从最左上角的像素开始,向右进行扫描。每完成一行图像扫描就进行图像消隐,并将扫描坐标变为下一行最左边的像素。扫描完最后一行时,会完成一帧图像的扫描,扫描坐标重新回到左上角。
扫描的速度非常快,即使每次扫描的时候是显示一个像素点,对于人眼来说看到的是完整的一帧图像。
VGA时序图
VGA参数图
详细的原理笔者还没有弄清楚,做本次实验的时候更多的是在学长的作业上依葫芦画瓢。对于原理部分就写这些,下面是实验记录。
实验记录
本次实验主要参考的是这位学长(学姐)的博客,大家有兴趣可以看看:https://blog.csdn.net/qq_47281915/article/details/125134764
准备PLL
实验要使用到640×480 60HZ,所以需要一个25MHz的时钟,而DE2-115平台的fpga时钟频率是50MHz,因此要使用锁相环PLL来分频,得到25MHz时钟。
然后按照下面的图的指示配置PLL,注意我配置了两个时钟输出c0与c1,一个输出25MHz时钟,另一个输出50MHz时钟。
ROM
由于实验要求显示图片,因此要先将图片数据保存到fpga中。
因此,使用到了另外一个IP核:ROM。
但是在配置ROM之前,要先找到你要保存的图片,将它转化为mif文件。
比如我有这么一张64*64大小的bmp图片。
要把它保存到fpga中,先生成它的mif文件。
使用bmp2mif程序:
然后配置ROM核:
图片显示部分的相关工作到这里结束,下面是文字显示的准备工作。
取模
要在vga显示屏上显示字符,需要完成字符取模。
使用字符取模程序PCtoLCD2002:
点击选项,按下图配置:
代码
下面是实验中各个模块的代码:
data_drive.v
module data_drive (input wire vga_clk, input wire rst_n, input wire [ 11:0 ] addr_h, input wire [ 11:0 ] addr_v, input wire [ 2:0 ] key, output reg [ 15:0 ] rgb_data); localparam red = 16'd63488; localparam orange = 16'd64384; localparam yellow = 16'd65472; localparam green = 16'd1024; localparam blue = 16'd31; localparam indigo = 16'd18448; localparam purple = 16'd32784; localparam white = 16'd65503; localparam black = 16'd0; reg [ 383:0 ] char_line[ 64:0 ]; localparam states_1 = 1; // 彩条 localparam states_2 = 2; // 字符 localparam states_3 = 3; // 图片 parameter height = 78; // 图片高度 parameter width = 128; // 图片宽度 reg [ 1:0 ] states_current ; // 当前状态 reg [ 1:0 ] states_next ; // 下个状态 reg [ 13:0 ] rom_address ; // ROM地址 wire [ 15:0 ] rom_data ; // 图片数据 wire flag_enable_out1 ; // 文字有效区域 wire flag_enable_out2 ; // 图片有效区域 wire flag_clear_rom_address ; // 地址清零 wire flag_begin_h ; // 图片显示行 wire flag_begin_v ; // 图片显示列 //状态转移 always @( posedge vga_clk or negedge rst_n ) begin if ( !rst_n ) begin states_current